디지털 설계 시 quantization에 따른 SNR 을 계산하여 필요한 비트의 수를 결정하곤 합니다.
오늘은 quantization 레벨 또는 비트 수에 따른 SNR 이 어떻게 계산 되는지에 대해 알아보겠습니다.
위 그림과 같이 peak to peak voltage 가 Vpp 인 아날로그 신호를 L 개 레벨로 quantization 하는 경우를 생각해 보죠. 위 그림의 q 는 quantile level (quantization에 따른 간격)을 의미 합니다.
quantization에 따른 에러 확률은 –q/2~q/2 의 분포를 갖는 uniform 분포를 갖게 되므로 quantization에 따른 error variance 는 다음과 같이 계산 됩니다.
위 그림의 신호의 peak power 는 다음과 같이 계산 됩니다.
따라서 peak Signal power to average quantization noise power ratio는 다음과 같이 계산되죠.
1 비트는 0 또는 1이므로 2개의 레벨을 표현 할 수 있습니다. 따라서 L 개 레벨은 log2(L) = n 비트로 표현 가능 하며, L = 2n 이 됩니다.
이제 위 SNR 수식을 dB 스케일로 바꿔보죠.
위 식으로부터 1 비트당 20 log10(2) dB = 약 6.0206 dB 씩 SNR 이 향상됨을 확인 할 수 있습니다.
위 식으로부터 원하는 성능을 만족 시킬 수 있는 SNR에 따라 대략적인 디지털 단의 비트 수를 결정 할 수 있습니다.
예를 들면 SNR =72 dB 이상이 나와야 한다면 quantization 만 고려했을 경우 최소 12 비트 이상을 지원하는 ADC 를 써야 된다는 것입니다.
'통신' 카테고리의 다른 글
Digital Signal Up Down Conversion (0) | 2012.10.20 |
---|---|
[C/C++] Q, erfc function (0) | 2011.10.05 |
[디지털 통신] QAM mapping & demapping (4) | 2011.04.09 |
[디지털 통신] BPSK, QPSK (4) | 2011.03.08 |
댓글